

Czas na przerwanie

Obsługa przerwania jest jedną z kluczowych operacji, z jaką musi poradzić sobie system operacyjny. Implementacja przerwania w Linuksie jest zależna od architektury całego systemu, a w szczególności od procesora, kontrolera/kontrolerów przerwania i sposobu ich połączenia. Niniejszy artykuł podzielony jest na dwie części. W pierwszej krótko opisano popularnie stosowany w systemach ARMowych kontroler przerwania GIC. Druga natomiast traktuje o obsłudze przerwania w Linuksie, przybliżając takie zagadnienia jak: domeny przerwania, połączenia kaskadowe, rozdzielanie obsługi przerwania na części (tzw. top, bottom halves), a także trasowanie przerwania. W artykule przybliżono zarówno mechanizmy generyczne, jak i zależne od architektury – skupiono się głównie na SoCach ARM/ARM64 oraz kontrolerach przerwania typu GIC.

KONTROLERY PRZERWAŃ – GICvX

Firma ARM ciągle ulepsza i rozszerza listę oferowanych produktów. Tak jest również w przypadku kontrolerów przerwania GIC (ang. *Generic Interrupt Controller*), których zadaniem jest zarządzanie, priorytetyzowanie oraz trasowanie (ang. *routing*) przerwania. Architektura GICa ewoluowała z wersji GICv1 do najnowszej GICv4. Poniżej przedstawiono nowe funkcje wprowadzane do kolejnych wersji wspomnianych kontrolerów.

Wersja	Funkcjonalność	Typowo używane w
GICv1	+ Obsługa do 8 PE* + Obsługa do 1020 przerwania (<i>interrupt ID</i>) + Dwa poziomy zabezpieczeń (ang. <i>security state</i>)	ARM Cortex-A9 MPCore
GICv2	Funkcjonalność GICv1 + Wsparcie dla wirtualizacji	ARM Cortex-A53 MPCore ARM Cortex-A57 MPCore
GICv3	Funkcjonalność GICv2 + Obsługa powyżej 8 PE* (126 GIC-500, 512 GIC-600) + Wsparcie dla przerwania opartych na wiadomościach (<i>Message-based interrupt</i>) + Obsługa powyżej 1020 przerwania (zależne od implementacji) + Dostęp do tzw. <i>CPU interface</i> poprzez rejestry systemowe + Ulepszony model zabezpieczeń (rozdzielenie grupy 1 na <i>Secure</i> i <i>Non-secure</i>)	ARM Cortex-A57 MPCore ARM Cortex-A72 MPCore
GICv4	Funkcjonalność GICv3 + Bezpośrednie wstrzykiwanie przerwania wirtualnych	ARM Cortex-A57 MPCore ARM Cortex-A72 MPCore

Tabela 1. Funkcjonalność kontrolerów GIC w zależności od wersji

*PE (ang. *Processing Element*) – w nomenklaturze ARMowej termin odnoszący się do jednostki przetwarzającej, w szczególności identyfikowany z rdzeniem.


Przykładowe implementacje poszczególnych architektur to:

- » GIC-600 (implementuje architekturę GICv3)
- » GIC-500 (implementuje architekturę GICv3)
- » GIC-400 (implementuje architekturę GICv2)

Oprócz wersji wymienionych w powyższej tabeli firma ARM wypuściła na rynek wersję pośrednią GICv2m, która rozszerza GICv2 o wsparcie dla przerwania bazujących na wiadomościach (ang. *message based interrupts*). Ciekawostką jest fakt, że wersja ta jest jedną z wymaganych opcji, którą musi spełniać serwer ARMowy, aby zadeklarować jego zgodność ze specyfikacją SBSA (ang. *Server Base System Architecture*) na poziomie pierwszym. Niniejszy artykuł nie traktuje o serwerach ARMowych, ale zainteresowany czytelnik może sięgnąć do wspomnianej specyfikacji (odnośnik do specyfikacji SBSA w sekcji „W sieci”).

Jak sygnalizowane są przerwanie

Tradycyjnie w systemach komputerowych przerwanie od poszczególnych peryferiów do kontrolera przerwania sygnalizowane były przy użyciu dedykowanych linii.



Rysunek 1. Sygnalizacja przerwania przy użyciu dedykowanych linii

Z uwagi na fakt, że z biegiem czasu w systemach komputerowych stosowano coraz więcej komponentów, liczba fizycznych połączeń potrzebnych do realizacji przerwania wzrastała. Sytuacja taka sprawiała problemy projektantom zwłaszcza w systemach, w których liczba przerwania dochodziła do setki lub nawet przekraczała ją. W celu rozwiązania tej niedogodności kontroler GIC od wersji 3 (w zasadzie od wersji v2m) dodał wsparcie dla przerwania bazujących na wiadomościach. Są one generowane i zatwierdzane poprzez wpisy do odpowiednich rejestrów.